—— PROUCTS LIST
電快速瞬變脈沖群(EFT)抑制方法!
一、電快速瞬變脈沖群特點
電快速瞬變脈沖群EFT是電氣和機電設備中常見的一種瞬態(tài)干擾,是由繼電器、接觸器、電動機、變壓器等電感器件產生的,是時間很短但幅度很大的電磁干擾,是一連串的脈沖,可以在電路輸入端產生累計效應,使干擾電平的幅度最終超過電路的噪聲門限,對電路形成干擾。
電快速瞬變脈沖群由大量脈沖組成,具有如下特點:
1) 幅值在100V至數千伏;
2) 脈沖頻率在1kHz至1MHz;
3) 單個脈沖的上升沿在納秒級,脈沖持續(xù)時間在幾十納秒至數毫秒;
4) EFT所形成的騷擾信號頻譜分補非常寬,數字電路對它比較敏感,易受到干擾。
二、電快速瞬變脈沖群常見抑制方法
1) 減小PCB接地線公共阻抗:增加PCB接地導線的面積,減小電感量成分;
2) 加接EFT電感瞬態(tài)干擾抑制網絡:在電感元件上并接壓敏電阻、阻容電路、二極管、TVS管、背靠連接的穩(wěn)壓二極管等;
3) 電源或信號干擾源輸入口,使用濾波器或吸收器等濾波元器件,選用磁珠的內徑越小、外徑越大、長度越長越好;
4) 電子元器件選擇時,選用性能可靠的關鍵器件;最好做過芯片級的電磁兼容仿真試驗,質量可靠的元器件選用可提升對電快速瞬變脈沖信號的抑制能力;
4) PCB布局時,將干擾源遠離敏感電路;
5) PCB布線時注意線纜的隔離,強弱電的布線隔離、信號線與功率線的隔離,各類走線要盡量短,
6) 正確使用接地技術,減小環(huán)路面積;
7) 安裝瞬態(tài)干擾吸收器;
8) 軟件設計時,考慮避免干擾對系統(tǒng)的影響,軟件上應正確檢測和處理告警信息,及時恢復產品的狀態(tài);
9) I/O信號進出由隔離的變壓器或光耦連接,更好的實現隔離;
10) 使用高阻抗的共?;虿钅k姼袨V波器
11) 使用鐵氧體磁環(huán);
12) 在PCB層電源輸入位置要做好濾波,通常采用的是大小電容組合,根據實際情況可以酌情再添加一級磁珠來濾除高頻信號;13) 組裝生產環(huán)節(jié)中應嚴把質量關,做好生產工藝流程控制,盡量保證產品質量的一致性,減少因個別產品質量問題帶來的測試不合格現象;
三、PCB抗干擾設計
1、電源電路抗干擾設計
1) 變壓器及穩(wěn)壓模塊應就近安裝在交流電源進入系統(tǒng)的地方;
2) 強電輸送線絕不能在系統(tǒng)內亂布;
3) 電源供電線應盡量短,板間連接線使用雙絞線;
4) 交流輸入、功率繼電器、電源濾波器、電源變壓器等干擾源電路應與系統(tǒng)穩(wěn)壓后的5V、3.3V等布線嚴格分開并進行有效隔離;
5) 穩(wěn)壓電源輸出并接電解電容及0.01uF左右陶瓷電容和二極管;
2、PCB布局抗干擾設計
1) 主控部分和外圍設備按各自體系要有明顯界限,不能混裝,即使系統(tǒng)只有一塊印制板,也要分模塊設計,模塊間做好隔離;
2) 大功率低速電路、模擬電路和數字電路應分開布局,大功率器件應與小信號電路分開,如功率繼電器要與主控模塊及弱點驅動模塊隔離,使相互間的信號耦合最?。?/span>
3) 各部件之間引線要盡量短,噪聲敏感器件盡量縮短連接的信號線;
4) 發(fā)熱量大的器件如電源芯片、單片機、RAM等應盡量安排在不影響敏感電路的地方及通風冷卻較好的地方,電路板豎直放置時,發(fā)熱量大的器件應放置在最上邊。
5) 晶振與CPU時鐘輸入端,要相互靠近;
6) 易產生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路,如果有可能,應分開做印制電路板;
7) 盡可能縮短高頻元器件之間的連線,設法減少它們的分布參數和相互間的電磁干擾;易受干擾的元器件不能相互靠得太近,輸入和輸出元器件應盡量遠離;
8) 按功能模塊對電路板進行分區(qū),把有干擾的電源、接地層和其它功能區(qū)與無干擾的或靜態(tài)的區(qū)域分開;每個功能模塊分區(qū)元器件放置應相互靠近,布線長度最短;
9) DC/DC模塊、開關元器件和整流器應盡可能靠近變壓器放置;
10) 電磁干擾濾波器要盡可能靠近電磁干擾源,并放在同一塊電路板上;
11) 調壓元器件和濾波電容器應盡可能靠近整流二極管放置;
12) 印制電路板按頻率和電流開關特性分區(qū),噪聲元器件和非噪聲元器件距離盡量遠;
13) 對噪聲敏感的布線不要與大電流和高速開關線平行;
14) 連接器、接插件應布置在電路板一側,盡量避免從兩側引出電纜,減少共模輻射;
3、PCB布線抗干擾設計
1) 電路板的層數根據系統(tǒng)電源網絡、強弱信號網絡等因素來確定;在電路板層數允許的情況下,可設置獨立的電源層和地層;
2) 數字電路和模擬電路要分開接地;數字電路的地可構成閉環(huán)以提高抗干擾性能,地平面一般做接地處理,并作為基本電平參考點,地平面屏蔽效果優(yōu)于電源平面。
3) 元器件布局后,先布地線、電源線、然后布高速信號線;數字電路地線采用網格結構
4) 電源線應盡量靠近地線,減小差模輻射的環(huán)路面積,有利于減小電路間干擾;
5) 時鐘線與信號線之間用地線隔離,關鍵信號線之間用地線隔離,減小環(huán)路面積,可有效地抑制相鄰新號線路之間的耦合;
6) 避免印制電路板導線的不連續(xù)性,布線寬度不要突變,防止導線阻抗突變引發(fā)信號反射和駐波,布線不要突然拐角,避免直角和銳角布線;
7) 電源線和地線要盡量寬、短、直,以減小阻抗;
8) 時鐘信號發(fā)生器電路應盡量靠近使用時鐘的器件,時鐘線要盡量短,晶振外殼要接地,石英晶體及對噪聲敏感器件下面不要走線,用地線把時鐘區(qū)圈起來;
9) 電源線和地線加接去耦電容,盡量加寬電源導線寬度,采用大面積接地;電源輸入端跨接100uF左右的電解電容,每個IC處布置一個0.01uF的瓷片電容。去耦電容值的選區(qū)可按C=1/f計算,及10MHz取0.1uF,單片機系統(tǒng)一般取0.01uF—0.1uF;
10) 印制板中的接觸器、繼電器、按鈕等元器件,操作時易產生火花放電,采用RC回路來吸收放電電流,一般R取值1—2K,C取值2.2—4.7uF;
11) 單片機等芯片CMOS電路輸入阻抗很高,且易受靜電感應,對不用的端口通過電阻接地或接正電源;
12) 高速信號布線的過孔孔徑盡量小,高速并行線每根信號線的過孔數盡量保持相同;
13) 避免有過長的平行信號線,頂層和底層的布線相互垂直;
14) 數字地與模擬地要分開,單點共地;
15) 光耦隔離處把原、副隔離開;
16) 變壓器、開關電源,高頻器件下面盡量不要走線;